Demonstrator-Aufbau FPGA+ASICs

Auf einen Blick

Laufzeit
02/2009  – 12/2009

Projektleitung

  • Person

    Prof. Dr.-Ing. Beate Meffert

    • Signalverarbeitung und Mustererkennung